在半導體晶體管尺寸越來越小、芯片功能日益復雜的趨勢下，系統(tǒng)級測試（簡稱SLT）變得至關(guān)重要。那什么是SLT？

       系統(tǒng)級測試（SLT）是指在仿真的終端使用場景中對待測芯片（DUT）進行測試，純粹通過運行和使用來完成測試，無需像傳統(tǒng)自動測試設(shè)備（ATE）那樣創(chuàng)建測試向量，但是仍需要編寫測試，只是編寫方式不同。測試流程如下：

       ? 執(zhí)行特定操作。該操作可能是系統(tǒng)使用過程中固有的，如啟動操作系統(tǒng)；也可能是運行某些功能模塊編寫的特定程序， 如性能評估程序。

       ? 判斷該操作是否成功，是依據(jù)測量的結(jié)果或該操作的成功/失敗來進行衡量。例如，在驗證某個內(nèi)部進程是否成功執(zhí)行時， 判斷的依據(jù)可以是操作系統(tǒng)是否成功啟動；或檢查某個測量值（性能測試結(jié)果與閥值的比較）

       大多數(shù)情況下，SLT中的系統(tǒng)會配備一些板載處理器來執(zhí)行測試流程。由于片上系統(tǒng)（SoC）和系統(tǒng)級封裝（SIP）芯片是SLT的主要測試對象，因此測試用處理器通常就是待測芯片的一部分。如果不是此種情況，待測芯片的外圍測試系統(tǒng)通常會配備一個合適的處理器。

       SLT的測試時間比傳統(tǒng)ATE的測試時間長很多，因為SLT是模擬真實終端使用場景的功能測試，而不是ATE中的結(jié)構(gòu)測試。SLT的測試時間一般都超過一分鐘，甚至可能長達數(shù)十分鐘，典型的測試時間為10分鐘左右。由于測試時間較長，與傳統(tǒng)ATE測試相比，SLT測試設(shè)備必須具有更高的工位密度和更低的工位成本。

       創(chuàng)建SLT測試有多種不同的方法，所選的SLT測試設(shè)備應該能夠靈活適應不同方法。測試程序是多個單獨測試組成的集合或序列，通常在作為測試設(shè)備一部分的測試用PC上運行。各個單獨的測試通常實現(xiàn)為代碼，在以下位置運行：

       ? 測試用PC

       ? 測試用處理器，可能是測試設(shè)備或測試板的一部分

       ? 處理器，待測芯片的一部分

       在所有三種情況下，測試都可通過測試設(shè)備API或測試板上實現(xiàn)的接口來操作測試板和待測芯片。在最后一種情況下，測試可在待測芯片中運行。

       1）在測試用PC或測試用處理器上執(zhí)行測試 執(zhí)行測試用PC或測試用處理器上的測試的流程如下。在此示例中，測試旨在驗證嵌入式處理器是否啟動。假設(shè)待測芯片有 一個連接到測試設(shè)備UART控制臺的UART端口，則此測試最簡單的形式是：

       2）在具有測試用處理器的待測芯片中執(zhí)行從測試用PC部署的測試 另一種類型的測試是從測試用PC部署到待測芯片本身的測試用處理器。在這種情況下，假設(shè)待測芯片有某種高速接口，可以通過該接口下載和執(zhí)行測試程序。這種測試的通用形式一般是：

        3）執(zhí)行直接存儲在測試板上的測試 另一種測試方式是將測試序列存儲在測試板上的非易失性存儲器中，從而節(jié)省下載時間。采用將測試下載至測試板的方式時， 更容易更改測試。

       當然，在真實環(huán)境中，測試會更加復雜，需要驗證許多事件。借助SLT測試設(shè)備的靈活性和測試板上待測芯片周圍的真實硬件，能夠更輕松地創(chuàng)建非常復雜的場景，這點對于傳統(tǒng)ATE來說很難或者根本無法實現(xiàn)。使用SLT時，測試工程師可以像在真實環(huán)境中一樣使用待測芯片，從而發(fā)現(xiàn)以前無法發(fā)現(xiàn)的故障。

本文章轉(zhuǎn)載自網(wǎng)絡，如有侵權(quán)請聯(lián)系刪除，謝謝！