在芯片設(shè)計(jì)階段，就需要考慮如何支撐芯片的測(cè)試要求，測(cè)試人員需要在芯片設(shè)計(jì)之初就準(zhǔn)備好TestPlan，根據(jù)各自芯片的規(guī)格參數(shù)規(guī)劃好測(cè)試內(nèi)容和測(cè)試方法，并和DFT工程師及其他設(shè)計(jì)人員討論；而DFT邏輯通常包含SCAN、Boundary SCAN、各類BIST、各類Function Test Mode以及一些Debug Mode。

那芯片使用前需要進(jìn)行哪些主要測(cè)試？

DC性能測(cè)試

·Continuity Test

·Continuity Test

·Leakage Test (IIL/IIH)

·Power Supply

·Current Test (IDDQ)

·Other Current/Voltage Test (IOZL/IOZH, IOS, VOL/IOL, VOH/IOH)

·LDO，DCDC 電源測(cè)試

以Continuity測(cè)試舉例，主要是檢查芯片的引腳以及和機(jī)臺(tái)的連接是否完好。測(cè)試中，DUT（Device Under Test）的引腳都掛有上下兩個(gè)保護(hù)二極管，根據(jù)二極管單向?qū)ㄒ约敖刂岭妷旱奶匦?，?duì)其拉/灌電流，然后測(cè)試電壓，看起是否在設(shè)定的limit范圍內(nèi)，整個(gè)過(guò)程是由ATE里的instruments PE(Pin Electronics)完成。

AC參數(shù)測(cè)試

主要是AC Timing Tests，包含Setup Time, Hold Time, Propagation Delay等時(shí)序的檢查

特別外設(shè)功能測(cè)試(ADC/DAC)

主要是數(shù)模/模數(shù)混合測(cè)試，檢查ADC/DAC性能是否符合預(yù)期，主要包括靜態(tài)測(cè)試和動(dòng)態(tài)測(cè)試：

Static Test – Histogram method (INL, DNL)

Dynamic Test – SNR, THD, SINAD

數(shù)字功能測(cè)試

這部分的測(cè)試主要是跑測(cè)試向量（Pattern），Pattern則是設(shè)計(jì)公司的DFT工程師用ATPG（auto test pattern generation）工具生成的。

Pattern測(cè)試基本就是加激勵(lì)，然后捕捉輸出，再和期望值進(jìn)行比較。與Functional Test相對(duì)應(yīng)的的是Structure Test，包括Scan，Boundary Scan等。

SCAN是檢測(cè)芯片邏輯功能是否正確

Boundary SCAN則是檢測(cè)芯片管腳功能是否正確

BIST(Build In Self Test)，檢查內(nèi)部存儲(chǔ)的讀寫功能是否正確

本文章轉(zhuǎn)載自IC測(cè)試之家，如有侵權(quán)請(qǐng)聯(lián)系刪除，謝謝！