自古以來(lái)人們就掌握了測(cè)試技術(shù)，生產(chǎn)測(cè)試的目的是把好的物品和有瑕疵的物品分離出來(lái)，集成電路行業(yè)，測(cè)試的目標(biāo)是把功能正確的芯片和有瑕疵的芯片分離出來(lái)，保證客戶使用的是功能完整的芯片。

        隨著電路的集成度越來(lái)越高，生產(chǎn)測(cè)試的成本也越來(lái)越高。為了降低測(cè)試成本和難度，提高芯片的質(zhì)量和良品率，需要為芯片進(jìn)行可測(cè)性設(shè)計(jì)(design for test)，簡(jiǎn)稱DFT?？蓽y(cè)性設(shè)計(jì)是在芯片設(shè)計(jì)過(guò)程中保證功能的前提下，加入特殊的測(cè)試結(jié)構(gòu)，芯片制造完成后進(jìn)行DFT測(cè)試，如果在制造或者封裝的過(guò)程中有瑕疵，芯片不能正常工作，通過(guò)DFT測(cè)試可以篩選出這種芯片。

芯片制造和封裝過(guò)程中的測(cè)試可以大致分為如下三類：

1.Wafer Acceptance Test(WAT)

2.Wafer Sort(CP)

3.Final Test(FT)

         其中WAT測(cè)試和DFT沒(méi)有關(guān)系，主要是用來(lái)檢測(cè)FAB的制造工藝是否有問(wèn)題，它并沒(méi)有測(cè)試芯片，而是測(cè)試die和die之間的scribe line上面的特殊結(jié)構(gòu)。

        CP是測(cè)試晶圓上的每顆die，實(shí)際上，只有通過(guò)CP測(cè)試的die才會(huì)進(jìn)行封裝，而未通過(guò)測(cè)試的die會(huì)被淘汰。

        FT測(cè)試是die封裝以后的測(cè)試，如果沒(méi)有異常，才會(huì)到客戶那里。

        可測(cè)性設(shè)計(jì)具體是什么呢？

         為了使芯片方便測(cè)試，在設(shè)計(jì)中額外的增加或者修改某些邏輯，增加輸入，輸出端口，但是這種設(shè)計(jì)不會(huì)改變芯片的功能。如下圖所示：DFT就是增加額外的輸入端口(ASIC_TKST)，在設(shè)計(jì)中加入MUX，使寄存器F0，F(xiàn)1的時(shí)鐘引腳在測(cè)試過(guò)程中可以直接由輸入時(shí)鐘端口CLK控制。

         可測(cè)性設(shè)計(jì)內(nèi)容豐富，主要分為四大類：Scan Chain、Boundar Scan、MBIST、ATPG。

         當(dāng)我們對(duì)已制造出來(lái)的芯片進(jìn)行生產(chǎn)測(cè)試時(shí)，先把芯片插入自動(dòng)測(cè)試設(shè)備中(ATE)，然后輸入測(cè)試程序，測(cè)試程序中包含ATPG生成的測(cè)試向量，測(cè)試向量簡(jiǎn)單理解包含輸入值和期望值，如果ATE收集的實(shí)際值和期望值不一致，則可以判斷芯片有故障。

           中冷低溫科技研發(fā)的TS-780應(yīng)用于自動(dòng)測(cè)試設(shè)備中(ATE)，為ATE提供更廣泛的溫度范圍-70℃到+225℃，提供了非常先進(jìn)的溫度轉(zhuǎn)換測(cè)試能力。溫度轉(zhuǎn)換從-55℃到+125℃之間轉(zhuǎn)換約10秒;加快了DTF在ATE測(cè)試速度，同時(shí)能應(yīng)用于芯片的特性分析、高低溫溫變測(cè)試、溫度沖擊測(cè)試、失效分析等可靠性試驗(yàn)，經(jīng)長(zhǎng)期的多工況驗(yàn)證，滿足各類生產(chǎn)環(huán)境和工程環(huán)境的要求。